TDS5032B/TDS5034B

TDS5052B/TDS5054B

TDS5104B

輸入通道

2/4

2/4

4

模擬帶寬(-3DB)5mV/div-1/div

350 MHz

500MHz

1GHz

計(jì)算上升時(shí)間5mV/div(典型值)

1.15ns

800ps

300ps

硬件帶寬限制值

150MHz或20MHz

輸入藕合

AC,DC,GND

輸入阻抗,1MΩ

±1%

輸入阻抗 50Ω

±1%

±1%

±2.5%

輸入靈敏度 1MΩ

1 mV/div 至 10 V/div

輸入靈敏度 50Ω

1 mV/div 至 1 V/div

垂直分辨率

8 位(平均后<11位)

*大輸入電壓 1MΩ

150 V CAT I,≤400V峰值.超過(guò)200kHz以上時(shí)以20dB/+進(jìn)制降低額定值至 9V_RMS

*大輸入電壓 50Ω

5V_RMS,峰值 <±30V

5V_RMS,峰值 <±30V

<100 mV/div <1 V_RMS 
≥100mV/div <5 V_RMS

直流增益精度

1.5%,偏置量設(shè)為0 V

偏置范圍 1MΩ

1 mV/div -99.5 mV/div±1V
100 mV/div -1 V/div±10V
1.01 V/div -10V/div±100V

偏置范圍 50Ω

1mV/div -99.5mV/div±1V 100mV/div-1V/div±10V

1mV/div99.5mV/div±1V
100mV/div-1V/div±10V

1mV/div -50mV/div±0.5V
50.5mV/div-99.5V/div±0.25V
100mV/div-500mV/div±5V
505mV/div-1V/div±2.5V

相等垂直刻度設(shè)置上任意兩條通道間的隔離

≤100MHz時(shí)為≥100:1,>100MHz 至額定帶寬十為 ≥30:1